Ovih dana se u kalifornijskom gradu Burlingejmu održava godišnja
konferencija organizacije IEEE po imenu International Interconnect Technology
Conference (IITC) na kojoj se raspravljaju važne stvari vezane za budućnost
proizvodnje integrisanih kola. Najveću pažnju zaokupljaju dva problema koji
bi mogli sprečiti razvoj integrisanih kola ispod 65 nm procesa – međveze u čipovima
i low-k dielektrici. Proizvođači opreme za proizvodnju su uglavnom optimisti,
proizvođači čipova oprezni, a klijenti zabrinuti.
Profesor sa Univerziteta Florida, Skot Tomson, izjavio je na skupu da bi problemi
sa međuvezama mogli da ograniče trajanje Murovog zakona i da više glavni problem
pri razvoju sitnijeg procesa nije obaranje kapacitivnosti izolatora. Džon Čen
iz kompanije NVIDIA kaže da se proizvodni proces usitnjava, ali da čipovi ne
postaju manji, tako da električni otpor predstavlja sve veći problem. Kako se
prečnik međuveza smanjuje, otpor u njima se povećava, što ometa dalje usitjavanje
proizvodnje. Po Čenu, rešenje mora biti nađeno, pošto trenutno nema alternative
bakru za izradu međuveza.
Čia Hong Džan iz Intela je rekao da se mora pronaći snažniji izolator za međuveze
koji neće popustiti pod pritiskom kućišta čipa, kao i novi način pakovanja koji
će manje pritiskati jezgra. Daglas Ju iz kompanije TSMC je delovao kao najveći
optimista, tvrdeći da ova kompanija već ima spremne low-k materijale za skaliranje
proizvodnje do 22 nm procesa. I Fujitsu tvrdi da je razvio porozni low-k materijal
za korišćenje u 45 nm procesu dobijen takozvanim spin-on procesom od koga je
ranije odustao IBM.
Izvor: EE Times