Benchmark Redakcija
Japanski NEC je razvio tehnologiju koja bi trebalo da značajno
smanji potrošnju čipova izrađenih u 65 nm i 45 nm procesima i namenjenih prenosnim
elektronskim uređajima, što bi produžilo vreme koje oni mogu da provedu na jednom
punjenju baterije i do 10 puta. NEC-ova tehnologija se zasniva na izmeni oblika
tranzistora i upotrebi novog dielektrika visoke kapacitivnosti za izolaciju
gejt elektrode. NEC je u laboratoriji koristeći se ovom metodom uspeo da ostvari
najmanje elektronsko curenje ikada zabeleženo u silicijumskom tranzistoru, što
bi u praksi moglo da smanji gubitke struje u kompleksnim čipovima i do 30 puta.
Kada su u pitanju tranzistori izrađeni u 130 nm i 180 nm procesu, elektronsko
curenje u mirovanju je zanemarljivo u odnosu na curenje u aktivnom stanju. Međutim,
sa smanjenjem proizvodnog procesa usled opadanja radnog napona se smanjuje curenje
u aktivnom stanju, dok se curenje u mirovanju povećava. Očekuje se da će elektronsko
curenje tranzistora u stanju mirovanja kod 65 nm čipova biti veće nego u aktivnom
stanju.
NEC planira da svoju tehnologiju smanjenja tranzistorskog curenja počne da komercijalno
primenjuje u svojim 65 nm čipovima koje će početi da izrađuje 2006. godine.
Izvor: EE Times
